5V UART를 3.3V 보드에 물리는 분압 저항, 보율과 역전류로 값 정하기

5V로 동작하는 보드의 UART TX를 3.3V 보드의 RX에 연결해야 할 때가 있습니다. 수리 현장에서는 5V 시리얼 디버그 포트를 3.3V USB-UART 어댑터로 읽으려 할 때, 혹은 고장 난 레벨 변환 IC를 떼고 임시로 저항 두 개를 물릴 때 이런 연결을 하게 됩니다. 가장 손쉬운 방법은 저항 두 개로 5V를 3.3V 근처로 나누는 분압입니다. 그런데 비율만 맞추고 저항 크기를 아무렇게나 고르면, 115200baud에서는 잘 되던 통신이 더 빠른 보율에서 깨지거나, 3.3V 보드 전원을 끈 상태에서도 그 보드의 LED가 희미하게 켜지는 일이 생길 수 있습니다.

이 글에서는 분압 저항값을 정할 때 따져야 할 두 가지를 직접 확인합니다. 첫째는 저항이 커질수록 RX 핀의 입력 용량과 함께 만드는 RC 때문에 파형이 얼마나 무너지는가입니다. 이것은 ngspice 시뮬레이션과 직접 계산 두 가지로 보고, 저항값별로 쓸 수 있는 최대 보율 표를 만들었습니다. 둘째는 3.3V 보드의 전원이 꺼져 있을 때, Idle 상태로 5V를 내고 있는 TX가 분압 저항과 RX 핀 보호 다이오드를 거쳐 꺼진 레일을 얼마나 띄우는가입니다. 이 두 조건은 서로 반대 방향으로 저항값을 끌어당기기 때문에, 그 사이에서 값을 고르는 기준을 마지막에 정리합니다.

풀업 저항과 버스 용량이 상승 시간을 정한다는 원리는 I2C 풀업 저항값별 SCL 파형 글과 같습니다. 다만 I2C는 오픈 드레인이라 풀업이 High를 만들고, 여기서는 푸시풀 TX가 분압 저항을 통해 High와 Low를 모두 만든다는 점이 다릅니다.

분압 비율보다 먼저 정해야 하는 것: 받는 쪽의 문턱 전압

분압 결과가 3.3V 근처이기만 하면 된다고 생각하기 쉽지만, 실제로 맞춰야 하는 기준은 수신 핀이 High로 인정하는 최소 전압(VIH)과 Low로 인정하는 최대 전압(VIL)입니다. 이 글에서는 3.3V 로직 입력의 예로 TI SN74LVC1G04(단일 인버터) 데이터시트의 권장 동작 조건을 기준으로 삼았습니다. 이 데이터시트는 VCC가 3V에서 3.6V일 때 VIH 최솟값을 2V, VIL 최댓값을 0.8V로 적고 있고, 입력 용량 Ci는 VCC 3.3V에서 대표값 3.5pF로 적고 있습니다. 쓰는 MCU나 USB-UART 칩이 다르면 그 칩의 데이터시트 값으로 바꿔 넣어야 합니다.

반대 방향, 즉 3.3V TX를 5V 수신 측에 넣는 경우도 짚어 둡니다. 같은 데이터시트는 VCC가 4.5V에서 5.5V일 때 VIH를 0.7×VCC로 적고 있습니다. 직접 계산하면 5V 전원에서 VIH는 3.5V이고, 3.3V로 올라오는 출력은 이 기준에 0.2V 모자랍니다. 5V CMOS 입력이라면 3.3V 신호를 그대로 넣는 방식은 여유가 없다는 뜻입니다. 이 경우는 분압으로 해결되지 않으므로 레벨 변환 IC를 써야 하고, 이 글은 5V에서 3.3V로 내리는 방향만 다룹니다.

• 분압 출력의 High 전압은 VIH 2V보다 충분히 높아야 하고, 3.3V 레일보다 크게 높아서는 안 됩니다.
• Low 쪽은 TX가 0V를 내면 분압 출력도 0V가 되므로 정상 상태에서는 문제가 없지만, 저항이 크면 Low까지 내려가는 데 시간이 걸립니다.
• 수신 핀 입력 용량에 배선, 커넥터, 프로브 용량이 더해집니다. 스코프 프로브가 더하는 용량은 오실로스코프 사용법 글의 x1·x10 시뮬레이션을 참고하면 됩니다.

저항이 커지면 파형이 어떻게 무너지는가

직접 시뮬레이션: 같은 비율, 저항 크기만 바꾼 1Mbaud 파형

조건은 이렇습니다. TX는 0V와 5V를 오가는 이상적인 펄스 전원으로 두고, 상승·하강 시간은 10ns, 주기는 2µs로 했습니다. 1Mbaud에서 0x55처럼 0과 1이 번갈아 나오는 패턴에 해당합니다. RX 핀 쪽 용량은 SN74LVC1G04의 Ci 대표값 3.5pF에 배선과 프로브 몫 16.5pF를 더해 20pF로 가정했습니다. 분압 저항은 1k/2k, 10k/20k, 47k/100k, 100k/200k 네 쌍을 한 넷리스트에 나란히 넣어 같은 TX로 동시에 구동했습니다. 위의 대표 그래프가 그 결과입니다.

* 5V UART TX -> 저항 분압 -> 3.3V RX, 1Mbaud 0x55 패턴(1비트 1us)
* 수신 핀 3.5pF + 배선·프로브 16.5pF = 20pF로 가정
VTX tx 0 PULSE(0 5 1u 10n 10n 0.99u 2u)
R1a tx a 1k
R2a a 0 2k
Ca a 0 20p
R1b tx b 10k
R2b b 0 20k
Cb b 0 20p
R1c tx c 47k
R2c c 0 100k
Cc c 0 20p
R1d tx d 100k
R2d d 0 200k
Cd d 0 20p
.tran 1n 6u
.meas tran ta_vih TRIG v(tx) VAL=2.5 TD=2.9u RISE=1 TARG v(a) VAL=2.0 TD=2.9u RISE=1
.meas tran tb_vih TRIG v(tx) VAL=2.5 TD=2.9u RISE=1 TARG v(b) VAL=2.0 TD=2.9u RISE=1
.meas tran tc_vih TRIG v(tx) VAL=2.5 TD=2.9u RISE=1 TARG v(c) VAL=2.0 TD=2.9u RISE=1
.meas tran td_vih TRIG v(tx) VAL=2.5 TD=2.9u RISE=1 TARG v(d) VAL=2.0 TD=2.9u RISE=1
.meas tran va_hi MAX v(a) FROM=3u TO=4u
.meas tran vb_hi MAX v(b) FROM=3u TO=4u
.meas tran vc_hi MAX v(c) FROM=3u TO=4u
.meas tran vd_hi MAX v(d) FROM=3u TO=4u
.meas tran vd_lo MIN v(d) FROM=4u TO=5u
.meas tran ta_vil TRIG v(tx) VAL=2.5 TD=3.9u FALL=1 TARG v(a) VAL=0.8 TD=3.9u FALL=1
.meas tran tb_vil TRIG v(tx) VAL=2.5 TD=3.9u FALL=1 TARG v(b) VAL=0.8 TD=3.9u FALL=1
.meas tran tc_vil TRIG v(tx) VAL=2.5 TD=3.9u FALL=1 TARG v(c) VAL=0.8 TD=3.9u FALL=1

표의 숫자는 모두 ngspice 측정값입니다. 상승 시간은 세 번째 비트가 시작된 3µs 근처의 상승 에지에서, TX가 2.5V를 지난 순간부터 RX 핀이 VIH 2.0V에 닿을 때까지를 잰 것입니다. 하강 시간은 그다음 하강 에지에서 VIL 0.8V까지 내려가는 데 걸린 시간입니다.

시뮬레이션 결과 1k/2k는 13ns 만에 2.0V를 넘었고, TX 쪽 에지가 2.5V를 지난 뒤부터 잰 값이라 TX 에지 자체의 시간도 일부 들어 있습니다. 10k/20k는 122ns가 걸렸지만 1µs 비트 안에서 3.33V까지 다 올라갑니다. 47k/100k는 451ns가 걸리고, 비트가 끝날 때까지 2.80V밖에 오르지 못합니다.

시뮬레이션 결과 100k/200k는 파형이 사실상 삼각파가 되어, 4µs에서 5µs 사이에 가장 낮게 내려간 전압이 1.02V입니다. VIL 0.8V보다 높으므로 수신 핀이 이 비트를 Low로 읽는다는 보장이 없습니다. 같은 Low 비트가 여러 개 이어지면 결국 내려가겠지만, 0과 1이 번갈아 나오는 바이트에서 비트가 빠지거나 바뀌는 증상으로 나타날 수 있습니다.

현장에서 이 결과를 쓰는 방법은 다음과 같습니다.

• 115200baud에서는 되는데 1Mbaud 이상에서 프레이밍 에러가 난다면, 분압 저항을 떼어 값부터 확인합니다. 저항 띠나 코드가 잘못 읽혀 10배 큰 값이 붙어 있을 수 있습니다.
• 스코프로 RX 핀을 볼 때 High가 평평한 구간 없이 지수 곡선으로만 올라간다면, 그 비트 폭에 비해 RC가 큰 상태입니다. 정상이라면 비트 앞쪽에서 빨리 올라가 평평해져야 합니다.
• 스코프 프로브를 대는 순간 통신이 깨지거나 반대로 살아난다면, 프로브 용량이 RC를 바꿀 만큼 저항이 크다는 신호로 볼 수 있습니다.
• Low가 0V 근처까지 떨어지지 않고 중간에서 되돌아가는 파형은 하강 쪽도 같은 RC에 묶여 있다는 뜻입니다. 분압의 아래쪽 저항이 Low를 끌어내리는 경로이기도 합니다.

이 모델의 한계도 적어 둡니다. 이상적인 부품 모델이라 실제 측정값과 다를 수 있습니다. TX의 출력 저항, 배선의 인덕턴스와 반사, 수신 핀의 슈미트 트리거 히스테리시스는 넣지 않았습니다. 20pF라는 용량도 가정한 값입니다. 긴 케이블을 쓰면 용량이 더 커지고, 케이블 길이에 따른 반사가 문제 되는 경우는 SPI 클럭 직렬 저항 글에서 다룬 것처럼 별도로 따져야 합니다.

직접 계산: 저항값별 VIH 도달 시간, 최대 보율, 분압 전류

시뮬레이션은 네 쌍만 돌렸으므로, 실제로 손에 잡히는 저항 조합 여섯 쌍을 식으로 계산해 넓혔습니다. 분압은 RX 핀에서 보면 테브난 등가로 바꿀 수 있습니다. 출력 전압은 Vout = 5V × R2/(R1+R2)이고, 등가 저항은 Rth = R1·R2/(R1+R2)입니다. RX 쪽 용량 C를 20pF로 두면 VIH 2.0V까지 올라가는 시간은 t = Rth·C·ln(Vout/(Vout−2.0))입니다.

최대 보율의 기준은 이 글에서 정한 것입니다. UART 수신기는 비트 가운데쯤에서 값을 읽지만, 시작 비트 에지를 기준으로 타이밍을 맞추므로 에지가 늦어지면 그만큼 샘플 위치에 여유가 줄어듭니다. 그래서 VIH 도달 시간이 비트 폭의 1/10을 넘지 않는 보율을 여유 있는 상한으로 잡았습니다. 칩마다 샘플링 방식이 다르므로, 이 기준은 데이터시트 규격이 아니라 값을 고를 때 쓰는 출발점입니다. 5% 저항 범위는 R1과 R2가 서로 반대 방향으로 5%씩 벗어난 최악 조합입니다.

직접 계산하면 10k/20k의 VIH 도달 시간은 122.2ns이고, 시뮬레이션 결과는 122ns였습니다. 식과 시뮬레이션이 잘 맞는 조합입니다.

직접 계산하면 47k/100k는 567.0ns이고, 시뮬레이션 결과는 451ns로 더 짧게 나왔습니다. 시뮬레이션에서는 앞 비트에서 다 내려가지 못한 전압에서 출발했기 때문입니다. 식은 0V에서 출발하는 최악 조건을 본 값입니다.

직접 계산하면 100k/200k는 비트폭 1/10 기준 최대 보율이 82kbaud로, 115200baud에도 못 미칩니다. 47k/100k는 176kbaud로 115200baud까지는 쓸 수 있지만, 1Mbaud는 10k/20k(819kbaud)도 이 기준을 살짝 넘지 못하고 4.7k/10k부터 들어옵니다.

분압 전류는 반대로 움직입니다. 직접 계산하면 1k/2k는 TX가 High일 때 1.667mA, 8.333mW를 씁니다. UART는 쉬는 동안 High를 유지하므로 이 전류는 통신하지 않는 동안에도 계속 흐릅니다. 10k/20k는 0.167mA입니다.

TI의 레벨 변환 앱노트 SCEA035A도 같은 맞바꿈을 설명합니다. 풀업 저항을 키우면 흐르는 전류는 줄지만, 저항과 부하 용량이 만드는 RC 시정수 때문에 상승 시간이 늘어난다고 적고 있습니다. 분압 저항에서도 같은 관계가 성립합니다.

• 공칭 출력이 3.4V로 3.3V 레일보다 높은 조합(4.7k/10k, 47k/100k)은 수신 핀 보호 다이오드 쪽으로 전압이 더 붙습니다. 1:2 비율도 5% 저항 최악 조합에서는 3.44V까지 오르므로, 받는 칩의 입력 허용 전압을 함께 확인합니다.
• 2.2k/3.3k는 공칭 3.0V라 VIH 2V까지 여유는 있지만, TX의 High 전압이 5V보다 낮게 나오는 드라이버라면 다시 계산해 봐야 합니다.
• TX 드라이버가 분압 전류를 감당할 수 있는지도 TX 쪽 칩 데이터시트의 출력 전류 조건으로 확인합니다.

계산의 한계: 용량 20pF와 비트폭 1/10 기준은 가정입니다. TX의 출력 저항을 0으로 봤으므로 약한 드라이버에서는 1k/2k 같은 작은 저항에서 High 전압이 계산보다 낮아질 수 있습니다.

전원이 꺼진 3.3V 보드로 새는 전류

저항을 작게 하면 파형은 좋아지지만 다른 문제가 커집니다. UART TX는 쉬는 동안 High를 냅니다. 5V 보드는 켜져 있고 3.3V 보드는 꺼져 있다면, TX의 5V가 분압 저항을 지나 RX 핀에 걸리고, RX 핀 안쪽의 보호 다이오드를 통해 꺼진 3.3V 레일로 흘러 들어갈 수 있습니다. SCEA035A는 3.3V 출력에 5V 풀업을 다는 연결에서 높은 전원에서 낮은 전원 쪽으로 전류가 역류하고, 이 역류가 원치 않는 영향을 줄 수 있다고 경고합니다. 분압 연결에서 수신 측 전원이 꺼진 상황도 같은 종류의 역류입니다.

직접 시뮬레이션: TX idle 5V가 꺼진 레일을 얼마나 띄우나

조건은 이렇습니다. TX 전압은 1ms에 걸쳐 0V에서 5V로 올린 뒤 유지합니다. RX 핀에서 VDD로 가는 보호 다이오드는 일반 다이오드 모델(IS=1e-14, N=1)로 가정했습니다. 꺼진 3.3V 레일에는 10µF 커패시터와, 그 레일에 달린 다른 회로를 대신하는 1kΩ 부하를 달았습니다. 비교한 연결은 1k/2k 분압, 10k/20k 분압, 그리고 분압 없이 1k 직렬 저항만 넣은 연결 세 가지입니다. 직렬 저항만 넣는 방법은 분압 대신 쓰이기도 하는 연결이라 함께 넣었습니다.

* 3.3V 보드 전원이 꺼진 상태에서 5V TX가 idle High(5V)로 붙어 있을 때
* 수신 핀 → VDD 보호 다이오드(가정 모델) → 꺼진 3.3V 레일(10uF, 레일 부하 1k로 가정)
VTX tx 0 PWL(0 0 1m 5)
* A: 1k/2k 분압
R1a tx a 1k
R2a a 0 2k
Da a rail_a DESD
Cra rail_a 0 10u
Rla rail_a 0 1k
* B: 10k/20k 분압
R1b tx b 10k
R2b b 0 20k
Db b rail_b DESD
Crb rail_b 0 10u
Rlb rail_b 0 1k
* C: 분압 없이 직렬 1k만
R1c tx c 1k
Dc c rail_c DESD
Crc rail_c 0 10u
Rlc rail_c 0 1k
.model DESD D(IS=1e-14 N=1)
.tran 10u 60m
.meas tran vrail_a FIND v(rail_a) AT=59m
.meas tran vrail_b FIND v(rail_b) AT=59m
.meas tran vrail_c FIND v(rail_c) AT=59m
.meas tran vpin_a FIND v(a) AT=59m
.meas tran vpin_b FIND v(b) AT=59m
.meas tran vpin_c FIND v(c) AT=59m
.meas tran id_c FIND i(VTX) AT=59m

시뮬레이션 결과 직렬 1k만 넣은 연결은 꺼진 레일을 2.16V까지 띄웠고, 이때 TX에서 나가는 전류는 5.30mA였습니다. 1k/2k 분압은 1.60V, 10k/20k 분압은 0.35V였습니다.

분압이 직렬 저항보다 나은 이유는 아래쪽 저항이 핀 전압을 접지 쪽으로 붙잡아 주기 때문입니다. 그래도 1k/2k처럼 저항이 작으면 다이오드로 흘러갈 전류의 여유가 커져서 레일이 1V를 넘게 뜹니다.

시뮬레이션 결과 10k/20k에서는 RX 핀이 0.98V에 머물러 다이오드로 흐르는 전류가 작고, 레일도 0.35V에 그쳤습니다.

꺼진 보드의 레일이 1V에서 2V 사이로 어중간하게 떠 있으면 다음과 같은 증상으로 이어질 수 있습니다. 현장에서 이런 증상을 보면 UART 선부터 뽑아 보는 것이 빠릅니다.

• 3.3V 보드의 전원 LED가 전원을 끈 상태에서도 희미하게 켜집니다. LED 앞의 레일이 TX에서 전류를 받고 있다는 표시일 수 있습니다.
• 3.3V 보드를 다시 켰을 때 리셋이 제대로 걸리지 않고 멈춥니다. 레일이 0V에서 출발하지 않으면 전원 투입 리셋 회로가 기대한 대로 동작하지 않을 수 있습니다.
• 멀티미터로 꺼진 보드의 3.3V 레일을 재면 0V가 아닌 값이 나옵니다. UART 케이블을 뽑았을 때 그 값이 사라지면 이 역류를 먼저 의심해 볼 만합니다.
• USB-UART 어댑터를 PC에 꽂아 둔 채 보드 전원을 껐다 켰다 하는 작업에서도 같은 상황이 거꾸로 생길 수 있으므로, 어느 쪽이 먼저 켜지는지 순서를 확인합니다.

이 시뮬레이션의 한계는 분명합니다. 이상적인 부품 모델이라 실제 측정값과 다를 수 있습니다. 실제 칩의 보호 구조는 칩마다 다르고, 다이오드 모델 값과 레일 부하 1kΩ, 10µF는 모두 가정입니다. 레일에 달린 회로가 전류를 더 많이 먹으면 레일은 덜 뜨고, 거의 먹지 않으면 더 뜹니다. 또 SN74LVC1G04처럼 데이터시트에 입력이 5.5V까지 허용되고, Ioff 기능으로 VCC가 0V일 때도 입출력에 전압을 걸 수 있다고 적힌 칩은 이 시뮬레이션이 전제한 VDD 쪽 다이오드 경로와 맞지 않으므로, 이 그래프를 그대로 적용하지 않습니다. 받는 쪽 칩 데이터시트에서 5V tolerant 여부를 먼저 확인합니다.

값을 정하는 순서

두 자료를 겹쳐 보면 저항값은 위아래로 막혀 있습니다. 위로는 보율이, 아래로는 분압 전류와 역류가 한계를 정합니다. 다음 순서로 고르면 됩니다.

• 받는 칩의 VIH, VIL, 입력 용량, 5V tolerant 여부를 데이터시트에서 확인합니다. 5V tolerant 입력이라면 분압 자체가 필요 없을 수 있습니다.
• 쓰려는 보율의 비트 폭을 계산합니다. 직접 계산하면 1Mbaud는 1비트가 1µs, 115200baud는 1비트가 8.68µs입니다.
• 배선과 프로브를 포함한 RX 쪽 용량을 어림잡고, 위 표의 식으로 VIH 도달 시간이 비트 폭의 1/10 안에 들어오는 가장 큰 저항 조합을 고릅니다.
• 그 조합에서 3.3V 보드가 꺼져 있을 때 레일이 뜨는지 확인합니다. 보드 전원을 따로 끄는 상황이 있다면 저항을 한 단계 키우거나, 레벨 변환 IC를 쓰는 쪽을 검토합니다.
• 비율은 출력 범위가 VIH보다 충분히 높고 3.3V를 크게 넘지 않는 조합으로 맞춥니다.

이 글의 조건(20pF 가정)에서는 115200baud라면 10k/20k가 파형 여유와 역류 억제를 함께 챙기는 값으로 보이고, 1Mbaud 이상이 필요하면 4.7k/10k 근처까지 내려야 합니다. 그 이상 빠른 통신이나 양쪽 전원이 따로 켜지고 꺼지는 장비라면 저항 분압보다 Ioff 기능이 있는 버퍼나 레벨 변환 IC가 맞는 선택입니다.

작업할 때 주의할 점

• 측정하기 전에 두 보드의 GND를 먼저 연결합니다. GND 없이 TX와 RX만 물리면 분압의 기준이 없어 계산이 의미가 없습니다.
• 노트북 어댑터나 SMPS 2차측의 디버그 포트에 붙을 때는 그 GND가 1차측과 절연된 2차측 GND인지 먼저 확인합니다. 1차측에 USB-UART를 물리면 PC까지 고전압이 넘어올 수 있습니다.
• 분압 저항을 기판에 임시로 띄워 달 때는 리드가 옆 핀과 닿지 않게 수축 튜브로 감쌉니다. 5V가 3.3V 핀에 직접 닿으면 받는 칩이 손상될 수 있습니다.