벅 컨버터 출력이 1~3V로 출렁일 때, 부트스트랩 커패시터를 의심하는 이유

노트북 메인보드의 5V나 3.3V 레일이 정상값보다 낮게 나오거나 오르내리는데, 레일과 GND 사이 단락도 없고 인덕터와 MOSFET도 멀쩡하게 재진다면 어디를 더 봐야 할까요. 이 글에서 살펴볼 부품은 BOOT 핀과 SW(또는 PH, LX) 핀 사이에 붙은 작은 세라믹 커패시터, 즉 부트스트랩 커패시터입니다.

이 부품이 깨져 용량이 줄면 하이사이드 MOSFET의 게이트를 끝까지 올리지 못하고, 그 결과 출력이 무너지거나 MOSFET이 반쯤 켜진 상태로 일하게 됩니다.

이 글에서는 두 가지를 직접 만들어 확인합니다. 하나는 19V를 5V로 바꾸는 동기 벅 컨버터를 ngspice로 돌려 부트스트랩 용량을 100nF, 10nF, 4.7nF, 2.2nF로 바꿨을 때 출력과 SW 노드 파형이 어떻게 달라지는지 본 시뮬레이션입니다. 다른 하나는 TI 앱노트의 공식으로 용량별 전압 강하와 누설이 있을 때 버티는 시간을 직접 계산한 표입니다. 마지막에는 두 자료를 바탕으로 보드에서 실제로 무엇을 재면 되는지 정리합니다.

부트스트랩 커패시터가 하는 일

벅 컨버터의 하이사이드 MOSFET은 드레인이 입력(노트북이면 어댑터 19V나 배터리 전압)에 붙어 있고, 소스가 SW 노드에 붙어 있습니다. N채널 MOSFET을 켜려면 게이트를 소스보다 몇 V 높여야 하는데, 켜지는 순간 소스(SW)가 입력 전압까지 올라가므로 게이트는 입력 전압보다도 높아야 합니다. 보드에 그런 높은 전압이 따로 없기 때문에 부트스트랩 회로를 씁니다.

동작은 두 단계입니다. 로우사이드가 켜져 SW가 GND 근처로 내려가 있는 동안, 컨트롤러 내부의 5V 계열 전원이 다이오드를 거쳐 부트스트랩 커패시터를 충전합니다. 하이사이드를 켤 차례가 되면 드라이버가 이 커패시터에 담긴 전하를 게이트로 옮기고, 커패시터는 SW 노드와 함께 위로 떠오르므로 게이트–소스 사이에는 충전된 전압이 그대로 걸립니다. TI 앱노트 SLUA887도 같은 순서로 설명합니다. SW 노드가 GND로 내려가 있는 동안 VDD가 부트스트랩 커패시터를 충전하고, SW가 고전압 쪽으로 올라가 있는 동안 커패시터가 저장 전압의 일부를 내놓는다는 내용입니다.

그러니 이 커패시터의 용량이 하이사이드 게이트에 넘겨 줄 수 있는 전하량을 정합니다. 용량이 줄면 한 번 켤 때마다 커패시터 전압이 크게 떨어지고, 게이트에는 그만큼 낮은 전압이 걸립니다. 컨트롤러가 이 전압을 감시하는 경우도 있습니다. TI TPS54331 데이터시트에는 BOOT–PH 전압이 2.1V(대표값) 아래로 떨어지면 UVLO 회로가 하이사이드 MOSFET을 끈다고 적혀 있고, 핀 설명에도 이 커패시터 전압이 최소 요구치 아래로 떨어지면 다시 충전될 때까지 하이사이드를 강제로 끈다고 되어 있습니다.

용량이 줄어드는 원인으로는 보드 휨이나 납땜 열로 생긴 MLCC 크랙, 교체 때 다른 값을 단 경우, DC 바이어스로 실제 용량이 표기값보다 작아지는 고용량·저전압 MLCC를 쓴 경우를 의심해 볼 수 있습니다. SLUA887은 DC 바이어스와 온도에 따른 용량 변화를 감안해 부트스트랩 커패시터를 게이트 용량의 10배 이상으로 잡으라고 권합니다.

증상에서 원인 후보 좁히기

출력 레일이 정상보다 낮거나 출렁일 때 원인 후보는 여러 가지입니다. 부트스트랩 커패시터를 의심하기 전에 아래 항목을 함께 놓고 구분합니다.

부하 쪽 단락은 벤치 파워 전류 제한으로 메인보드 첫 통전하는 법에서 다룬 방식으로 먼저 걸러 내고, 인덕터는 파워 인덕터 단선·포화 점검, MOSFET은 MOSFET 단락·게이트 불량 측정 글의 순서대로 확인합니다. 그래도 남는 경우에 부트스트랩 쪽을 봅니다. 아래 시뮬레이션은 이 마지막 후보가 실제로 어떤 모양의 증상을 만드는지 보여 줍니다.

직접 시뮬레이션: 부트스트랩 용량을 줄여 가며 본 5V 출력

조건은 다음과 같습니다. 입력 19V, 출력 목표 5V, 스위칭 400kHz, 부하 1.667Ω(5V에서 3A)인 동기 벅입니다. 피드백 루프는 넣지 않고 듀티를 고정했습니다(하이사이드 펄스 폭 665ns). 인덕터 4.7µH, 출력 커패시터 100µF입니다. 하이사이드 게이트에는 게이트–소스 3nF, 게이트–드레인 1nF를 붙였고, 이 시뮬레이션 결과는 모두 이 가정한 대표값 위에서 나온 것입니다. 부트스트랩 다이오드는 5V 레일에서 BOOT 노드로 연결했고, 드라이버는 2Ω 스위치 두 개로 단순화했습니다. 같은 회로를 네 벌 만들어 부트스트랩 용량만 100nF, 10nF, 4.7nF, 2.2nF로 바꿨습니다.

시뮬레이션 결과를 표로 정리하면 이렇습니다. 출력 평균은 1.3~1.5ms 구간 평균이고, Vgs는 하이사이드가 켜진 지 0.3µs 되는 시점(1.4978ms)의 게이트–소스 전압입니다.

시뮬레이션 결과에서 눈여겨볼 곳은 10nF입니다. 출력은 5.02V로 정상처럼 보이지만 하이사이드 Vgs가 2.60V에 머뭅니다. 시뮬레이션 결과 정상인 100nF의 4.41V보다 1.81V 낮고, 넷리스트에 넣은 문턱 전압 2V에 가깝습니다. MOSFET이 완전히 켜지지 못한 상태입니다. 멀티미터로 출력만 재면 정상으로 판정하고 넘어가지만, 하이사이드 MOSFET이 평소보다 뜨거워질 수 있는 상태입니다.

4.7nF부터는 출력이 유지되지 않습니다. 시뮬레이션 결과 4.7nF의 출력은 최솟값 0.98V까지 떨어지고 끝나는 시점에는 2.61V로, 일정한 값에 머물지 않고 오르내립니다. 2.2nF는 시뮬레이션 결과 최솟값 0.61V, 평균 0.94V로 더 낮습니다.

* 19 V -> 5 V synchronous buck, 400 kHz, 3 A load, open loop (fixed duty 0.27)
* bootstrap cap Cboot between BOOT and SW, charged from 5 V driver rail through a diode
* high-side gate modeled as Cgs 3 nF + Cgd 1 nF (assumed) charged from Cboot through a 2 ohm driver switch
* copies: a = Cboot 100 nF (normal), b = 10 nF (lost capacity), d = 4.7 nF, c = 2.2 nF (cracked, almost open)
.model DB D(IS=1e-9 N=1.5 RS=0.5)
.model DBODY D(IS=1e-12 N=1.2 RS=0.01)
.model NM NMOS(LEVEL=1 VTO=2 KP=20)
.model SW1 SW(VT=2.5 VH=0.1 RON=2 ROFF=10Meg)
Vin vin 0 19
Vdd vdd 0 5
Vph ph 0 PULSE(0 5 0 5n 5n 665n 2.5u)
Vpl pl 0 PULSE(0 5 700n 5n 5n 1.765u 2.5u)
* --- copy a: Cboot 100n
Dbta vdd boota DB
Cba boota swa 100n
Sona boota ga ph 0 SW1
Soffa ga swa pl 0 SW1
Rgsa ga swa 1Meg
Cgsa ga swa 3n
Cgda ga vin 1n
Evgsa vgsa 0 ga swa 1
Rvgsa vgsa 0 10Meg
Mha vin ga swa swa NM
Dha swa vin DBODY
Mla swa pl 0 0 NM
Dla 0 swa DBODY
La swa outa 4.7u IC=3
Ca outa 0 100u IC=5
Rla outa 0 1.667
* --- copy b: Cboot 10n
Dbtb vdd bootb DB
Cbb bootb swb 10n
Sonb bootb gb ph 0 SW1
Soffb gb swb pl 0 SW1
Rgsb gb swb 1Meg
Cgsb gb swb 3n
Cgdb gb vin 1n
Evgsb vgsb 0 gb swb 1
Rvgsb vgsb 0 10Meg
Mhb vin gb swb swb NM
Dhb swb vin DBODY
Mlb swb pl 0 0 NM
Dlb 0 swb DBODY
Lb swb outb 4.7u IC=3
Cb outb 0 100u IC=5
Rlb outb 0 1.667
* --- copy c: Cboot 2.2n
Dbtc vdd bootc DB
Cbc bootc swc 2.2n
Sonc bootc gc ph 0 SW1
Soffc gc swc pl 0 SW1
Rgsc gc swc 1Meg
Cgsc gc swc 3n
Cgdc gc vin 1n
Evgsc vgsc 0 gc swc 1
Rvgsc vgsc 0 10Meg
Mhc vin gc swc swc NM
Dhc swc vin DBODY
Mlc swc pl 0 0 NM
Dlc 0 swc DBODY
Lc swc outc 4.7u IC=3
Cc outc 0 100u IC=5
Rlc outc 0 1.667
* --- copy d: Cboot 4.7n
Dbtd vdd bootd DB
Cbd bootd swd 4.7n
Sond bootd gd ph 0 SW1
Soffd gd swd pl 0 SW1
Rgsd gd swd 1Meg
Cgsd gd swd 3n
Cgdd gd vin 1n
Evgsd vgsd 0 gd swd 1
Rvgsd vgsd 0 10Meg
Mhd vin gd swd swd NM
Dhd swd vin DBODY
Mld swd pl 0 0 NM
Dld 0 swd DBODY
Ld swd outd 4.7u IC=3
Cd outd 0 100u IC=5
Rld outd 0 1.667
.tran 5n 1.5m 0 5n UIC
.meas tran vout_a AVG v(outa) FROM=1.3m TO=1.5m
.meas tran vgs_a FIND v(vgsa) AT=1.4978m
.meas tran vout_b AVG v(outb) FROM=1.3m TO=1.5m
.meas tran vgs_b FIND v(vgsb) AT=1.4978m
.meas tran vout_c AVG v(outc) FROM=1.3m TO=1.5m
.meas tran vgs_c FIND v(vgsc) AT=1.4978m
.meas tran vout_d AVG v(outd) FROM=1.3m TO=1.5m
.meas tran vgs_d FIND v(vgsd) AT=1.4978m

넷리스트는 위와 같습니다. 같은 회로를 a·b·d·c 네 벌로 복사해 부트스트랩 용량(Cba, Cbb, Cbd, Cbc)만 다르게 했습니다. MOSFET은 LEVEL 1 모델(문턱 2V)이고 기생 용량은 별도 커패시터로 붙였습니다.

이 시뮬레이션을 진단에 쓰는 법

• 레일 전압이 정상이라도 레귤레이터 주변 MOSFET만 유난히 뜨겁다면 BOOT–SW 전압을 재 봅니다. 시뮬레이션의 10nF처럼 출력은 맞는데 게이트가 덜 열린 상태일 수 있습니다.
• 레일 전압이 일정하지 않고 1~3V 사이를 오가면, 단락보다 하이사이드가 켜졌다 꺼졌다 하는 쪽을 먼저 의심해 볼 만합니다. 단락이면 전류 제한 때문에 전압이 낮은 값에 붙어 있는 편입니다.
• 부트스트랩 커패시터를 떼어 용량계로 재 보고, 기판 위에서는 BOOT–SW 사이 저항이 OL로 올라가는지 확인합니다. 누설 저항이 낮을 때의 의미는 아래 계산에서 다룹니다.

이 시뮬레이션의 한계도 분명합니다. 이상적인 부품 모델이라 실제 측정값과 다를 수 있습니다. 실제 컨트롤러는 피드백 루프가 있어 듀티를 늘려 출력을 맞추려 하고, BOOT UVLO가 있으면 하이사이드를 아예 꺼 버리므로 출렁이는 모양이 그래프와 다를 수 있습니다. 게이트 용량, 문턱 전압, 드라이버 저항도 가정한 값이라 출력이 무너지기 시작하는 용량(여기서는 10nF와 4.7nF 사이)은 실제 부품 조합에 따라 달라집니다.

스코프로 SW 노드를 보면 무엇이 다른가

멀티미터로는 평균만 보이므로 원인을 가르려면 스코프로 SW 노드를 봅니다. 프로브 접지는 짧게 하고, 접지 리드가 길면 SW 노드처럼 빠르게 뛰는 신호에 가짜 링잉이 생길 수 있습니다. 이 부분은 오실로스코프 사용법과 파형 읽는 법에서 시뮬레이션으로 보였습니다.

직접 시뮬레이션: 켜진 구간 안에서 주저앉는 SW 노드

첫 번째 시뮬레이션과 같은 회로에서 2.2nF를 빼고 100nF, 10nF, 4.7nF 세 벌만 남긴 뒤, 1.19ms부터 1.2ms까지 10µs 구간만 1ns 간격으로 기록했습니다. 2.5µs 주기의 스위칭이 네 번 들어가는 구간입니다. SW 전압은 하이사이드가 켜진 지 약 0.35µs 되는 시점(1.19785ms)에서 읽었습니다.

시뮬레이션 결과로 보면, 정상일 때 SW는 켜진 동안 18.94V로 입력 19V와 거의 같습니다. 10nF에서는 18.65V로 약간 낮고, 켜진 구간 안에서 기울어집니다. 게이트 전압이 낮아 MOSFET 양단에 전압이 더 걸린다는 뜻이고, 그 전압과 전류의 곱이 MOSFET의 열이 됩니다. 4.7nF에서는 켜진 직후 잠깐 높게 튀었다가 2.64V까지 떨어집니다. 하이사이드가 켜지는 도중 게이트–드레인 용량으로 전하를 빼앗겨 게이트가 다시 닫히는 모습입니다.

• SW 펄스의 윗면이 입력 전압에서 평평하면 부트스트랩 쪽은 일단 정상으로 봅니다.
• 윗면이 기울거나 입력 전압보다 눈에 띄게 낮으면 BOOT–SW 전압을 같은 시점에서 함께 봅니다. 차동 측정이 없으면 BOOT와 SW를 각각 GND 기준으로 재서 스코프의 수학 기능으로 뺍니다.
• 펄스가 잠깐 솟았다가 중간 전압으로 주저앉으면 게이트 구동 전하가 모자란 쪽, 즉 부트스트랩 커패시터나 다이오드를 먼저 의심해 볼 만합니다.
• SW가 아예 위로 올라가지 않으면 부트스트랩보다 하이사이드 MOSFET 개방이나 컨트롤러 쪽 문제를 먼저 봅니다.

이 모델 역시 한계가 있습니다. 이상적인 부품 모델이라 실제 측정값과 다를 수 있습니다. 시뮬레이션 결과 4.7nF 파형의 최댓값은 19.83V로 입력보다 높게 나왔는데, 실제 보드에서는 컨트롤러의 보호 동작이 끼어들어 이런 모양이 그대로 나오지 않을 수 있습니다.

* 19 V -> 5 V synchronous buck, 400 kHz, 3 A load, open loop (fixed duty 0.27)
* bootstrap cap Cboot between BOOT and SW, charged from 5 V driver rail through a diode
* high-side gate modeled as Cgs 3 nF + Cgd 1 nF (assumed) charged from Cboot through a 2 ohm driver switch
* same circuit as sim1, last 4 switching cycles only, SW node and high-side MOSFET loss
* copies: a = Cboot 100 nF (normal), b = 10 nF, d = 4.7 nF (c = 2.2 nF removed)
.model DB D(IS=1e-9 N=1.5 RS=0.5)
.model DBODY D(IS=1e-12 N=1.2 RS=0.01)
.model NM NMOS(LEVEL=1 VTO=2 KP=20)
.model SW1 SW(VT=2.5 VH=0.1 RON=2 ROFF=10Meg)
Vin vin 0 19
Vdd vdd 0 5
Vph ph 0 PULSE(0 5 0 5n 5n 665n 2.5u)
Vpl pl 0 PULSE(0 5 700n 5n 5n 1.765u 2.5u)
* --- copy a: Cboot 100n
Dbta vdd boota DB
Cba boota swa 100n
Sona boota ga ph 0 SW1
Soffa ga swa pl 0 SW1
Rgsa ga swa 1Meg
Cgsa ga swa 3n
Cgda ga vin 1n
Evgsa vgsa 0 ga swa 1
Rvgsa vgsa 0 10Meg
Vdra vin da 0
Mha da ga swa swa NM
Dha swa vin DBODY
Mla swa pl 0 0 NM
Dla 0 swa DBODY
La swa outa 4.7u IC=3
Ca outa 0 100u IC=5
Rla outa 0 1.667
* --- copy b: Cboot 10n
Dbtb vdd bootb DB
Cbb bootb swb 10n
Sonb bootb gb ph 0 SW1
Soffb gb swb pl 0 SW1
Rgsb gb swb 1Meg
Cgsb gb swb 3n
Cgdb gb vin 1n
Evgsb vgsb 0 gb swb 1
Rvgsb vgsb 0 10Meg
Vdrb vin db 0
Mhb db gb swb swb NM
Dhb swb vin DBODY
Mlb swb pl 0 0 NM
Dlb 0 swb DBODY
Lb swb outb 4.7u IC=3
Cb outb 0 100u IC=5
Rlb outb 0 1.667
* --- copy d: Cboot 4.7n
Dbtd vdd bootd DB
Cbd bootd swd 4.7n
Sond bootd gd ph 0 SW1
Soffd gd swd pl 0 SW1
Rgsd gd swd 1Meg
Cgsd gd swd 3n
Cgdd gd vin 1n
Evgsd vgsd 0 gd swd 1
Rvgsd vgsd 0 10Meg
Vdrd vin dd 0
Mhd dd gd swd swd NM
Dhd swd vin DBODY
Mld swd pl 0 0 NM
Dld 0 swd DBODY
Ld swd outd 4.7u IC=3
Cd outd 0 100u IC=5
Rld outd 0 1.667
.tran 1n 1.2m 1.19m 1n UIC
.meas tran vout_a AVG v(outa) FROM=1.19m TO=1.2m
.meas tran vsw_a FIND v(swa) AT=1.19785m
.meas tran vout_b AVG v(outb) FROM=1.19m TO=1.2m
.meas tran vsw_b FIND v(swb) AT=1.19785m
.meas tran vout_d AVG v(outd) FROM=1.19m TO=1.2m
.meas tran vsw_d FIND v(swd) AT=1.19785m

교체할 용량을 정하는 계산

직접 계산: 용량별로 한 번 켤 때 떨어지는 전압

SLUA887은 게이트 등가 용량을 Cg = Qg / (VDD − V다이오드)로 구하고, 부트스트랩 커패시터를 Cboot ≥ 10 × Cg로 잡으라고 합니다. 더 자세히는 Cboot ≥ Qtotal / ΔV이며 Qtotal에는 게이트 전하와 드라이버 누설·대기 전류분이 들어갑니다. 여기서는 드라이버 전류분을 빼고 게이트 전하만 넣어 단순하게 계산했습니다. 가정한 값은 Qg 15nC(특정 MOSFET 값이 아닌 가정한 대표값), VDD 5V, 부트 다이오드 순방향 전압 0.5V입니다.

직접 계산하면 Cg는 3.33nF이고, 10배 규칙에 따른 최소 Cboot는 33.3nF입니다. 충전 직후 부트 전압은 4.5V이고, 한 번 켤 때 떨어지는 전압은 ΔV = Qg / Cboot입니다.

직접 계산하면 100nF에서는 0.15V(3.3%)만 떨어져 SLUA887이 말하는 10% 이내에 들고, 47nF도 7.1%로 들어갑니다. 22nF는 15.2%로 10%를 넘고, 10nF는 3.0V까지 내려갑니다. 직접 계산하면 4.7nF는 1.31V가 남아 TPS54331의 BOOT UVLO 대표값 2.1V보다 낮습니다. 2.2nF는 직접 계산하면 강하가 6.82V로 충전 직후 전압 4.5V보다 커서, 이 용량으로는 게이트를 한 번도 다 채우지 못한다는 뜻입니다.

이 계산과 앞의 시뮬레이션은 같은 경향을 보입니다. 다만 10nF에서 계산은 3.0V, 시뮬레이션은 Vgs 2.60V로 차이가 납니다. 시뮬레이션에서는 SW가 올라가는 동안 게이트–드레인 용량이 추가로 전하를 가져가고, 게이트와 부트스트랩 커패시터가 전하를 나눠 갖는 과정까지 들어가기 때문입니다.

직접 계산: 누설이 있으면 부트 전압이 얼마나 버티나

크랙이 간 MLCC나 플럭스·습기로 오염된 자리에서는 BOOT와 SW 사이에 저항 성분이 생길 수 있습니다. 이 누설 저항을 Rlk라 하면 부트 전압은 시정수 Rlk × Cboot로 줄어듭니다. Cboot 100nF, 시작 전압 4.5V에서 2.1V(TPS54331 UVLO 대표값)까지 떨어지는 시간을 t = Rlk × C × ln(4.5/2.1)로 직접 계산했습니다.

직접 계산하면 19V에서 5V로 바꿀 때 듀티는 0.263이고 400kHz에서 켜진 시간은 0.66µs입니다. 직접 계산하면 누설 100Ω일 때 버티는 7.6µs도 켜진 시간 0.66µs보다 깁니다. 매 주기 다시 충전되는 정상 부하 조건에서는 누설의 영향이 작게 나타날 수 있습니다. 문제가 되는 것은 펄스 사이 간격이 길어질 때입니다. TPS54331처럼 경부하에서 펄스를 건너뛰는 모드가 있는 컨트롤러는 그 사이에 부트 전압이 내려갈 수 있고, TPS54331이 BOOT–PH 2.1V(대표값) 이상인 동안 100% 듀티로 동작한다고 밝힌 것처럼 켜진 상태를 길게 유지하는 조건에서도 누설이 바로 영향을 줍니다. 그래서 누설형 불량은 대기 상태나 배터리 전압이 낮을 때만 증상이 나오는 식으로 보일 수 있습니다.

교체 부품 고르기

• 원래 값을 따릅니다. 컨트롤러 데이터시트가 값을 정해 둔 경우가 있습니다. TPS54331은 0.1µF로 정해져 있고, X7R이나 X5R 세라믹을 쓰라고 적혀 있습니다.
• SLUA887은 낮은 ESR·ESL의 표면실장 MLCC를 쓰고, 정격 전압은 2×VDD를 권합니다. 직접 계산하면 5V 구동에서 2×VDD는 10V입니다.
• 같은 0.1µF라도 크기가 작고 정격이 낮은 부품은 DC 바이어스로 실제 용량이 줄 수 있으므로, 원래 부품보다 작은 크기나 낮은 정격으로 바꾸지 않습니다.
• 용량을 크게 키우는 것도 답이 아닙니다. SLUA887은 부트스트랩 커패시터가 크면 다이오드에 흐르는 첨두 전류가 커진다고 설명합니다.

TPS54331 데이터시트의 하이사이드 MOSFET 온저항은 BOOT–PH 6V·VIN 12V 조건에서 대표 80mΩ(최대 150mΩ), BOOT–PH 3V·VIN 3.5V 조건에서 대표 115mΩ(최대 200mΩ)입니다. 두 조건은 입력 전압도 다르므로 게이트 전압만의 효과로 볼 수는 없지만, 게이트 구동 전압이 낮은 쪽에서 온저항이 큰 경향은 읽을 수 있습니다. 3A, 듀티 0.263에서 도통 손실 I² × R × D를 직접 계산하면 80mΩ일 때 0.19W, 115mΩ일 때 0.27W입니다.

보드에서 확인하는 순서

앞의 두 자료를 바탕으로, 레일 전압이 낮거나 출렁이는 벅 컨버터에서 부트스트랩 쪽을 확인하는 순서를 정리합니다.

• 전원을 뽑고 배터리를 분리한 상태에서 해당 레일과 GND 사이 저항을 재 단락을 먼저 배제합니다.
• 같은 상태에서 BOOT–SW 사이 저항을 잽니다. 커패시터만 있다면 측정 중 값이 올라가다 OL로 가야 합니다. OL로 가지 않고 어떤 값에 멈춘다면 누설을 의심합니다. 컨트롤러 내부 회로가 병렬로 보이므로, 같은 컨트롤러를 쓰는 정상 보드 값과 비교하면 판단이 쉬워집니다.
• 통전한 상태에서 BOOT와 SW를 각각 GND 기준으로 재서 차이를 봅니다. 하이사이드가 꺼져 있는 동안 BOOT–SW는 구동 전원에서 다이오드 강하를 뺀 값 근처여야 합니다.
• 스코프로 SW 노드를 봅니다. 위 두 번째 시뮬레이션처럼 펄스 윗면이 입력 전압에서 평평한지, 주저앉는지 확인합니다.
• 의심되면 커패시터를 떼어 용량계로 재고, 데이터시트 값과 같은 용량·같은 크기 이상의 X7R/X5R로 교체합니다. 교체 뒤 레일 전압과 MOSFET 온도를 다시 확인합니다.

어댑터를 꽂은 상태나 배터리가 연결된 상태에서 SW 노드와 입력 쪽 부품은 19V 안팎의 전압과 큰 전류가 흐르는 자리입니다. 프로브 끝이 미끄러져 SW와 GND, 또는 BOOT와 이웃 핀을 잇는 순간 컨트롤러가 망가질 수 있으므로, 측정 전에 프로브를 고정하고 납땜이나 부품 교체는 반드시 어댑터와 배터리를 모두 분리한 뒤 합니다. 배터리 커넥터를 뽑지 않은 채 인두를 대지 않습니다.

정리하면, 출력 레일은 정상인데 하이사이드가 뜨겁거나, 레일이 1~3V 사이에서 출렁이는데 단락은 없을 때 BOOT–SW 사이의 작은 커패시터가 원인 후보에 들어갑니다. 시뮬레이션과 계산 모두 용량이 10nF 근처로 떨어지면 게이트 전압 여유가 사라지고 그 아래에서는 출력이 유지되지 못한다는 같은 방향을 가리켰습니다. 실제 경계값은 MOSFET과 컨트롤러에 따라 다르므로, 부품 데이터시트의 값으로 같은 계산을 다시 해 보면 됩니다.