세라믹으로 바꾼 뒤 LDO 출력이 떨린다면: ESR별 위상 여유 시뮬레이션

3.3V 레일의 LDO 출력 콘덴서를 손에 있던 세라믹으로 바꿨다고 해 봅시다. 멀티미터로 재면 3.3V가 그대로 나오는데, 보드는 부하가 걸릴 때 리셋되거나 ADC 값이 흔들립니다. 콘덴서 용량도 맞고 정격 전압도 맞으니 부품을 의심하기 어려운 상황입니다. 반대로 오래된 보드에서 전해 콘덴서가 열화해 ESR이 오른 경우에도 출력이 불안정해질 수 있습니다.

이 글에서는 출력 콘덴서의 ESR이 너무 낮을 때와 너무 높을 때, 그리고 용량만 줄었을 때 LDO 출력이 어떻게 달라지는지 직접 돌려 봅니다. 자료는 두 갈래입니다. 하나는 같은 모델에서 ESR만 바꾼 과도 응답과 위상 여유 시뮬레이션이고, 다른 하나는 ESR 제로 주파수와 계단 전압 변화를 계산한 표입니다. 현장에서 스코프로 어떻게 가를지는 뒤쪽에 정리했습니다.

입력이 모자라거나 부하가 단락돼 출력이 0V인 경우는 원인이 다릅니다. 그쪽은 LDO 출력 0V와 발열을 가리는 글을 먼저 보고, 이 글은 전압은 나오는데 불안정한 경우에 맞춰 읽으면 됩니다.

증상과 가능한 원인 세 가지

출력 전압이 평균으로는 맞는데 보드 동작이 불안정하면 아래 세 가지를 먼저 의심해 볼 만합니다. 셋 다 멀티미터 값으로는 잘 드러나지 않을 수 있어서 파형을 봐야 합니다.

데이터시트가 ESR 범위를 적어 두는 이유

모든 LDO가 같은 조건을 요구하지는 않습니다. 부품을 교체하기 전에 해당 부품의 데이터시트부터 확인해야 합니다. TI의 LM1117 데이터시트(SNOS412Q)는 탄탈 콘덴서를 쓸 때 최소 출력 용량을 10µF로 적고, 출력 콘덴서의 ESR은 0.3Ω에서 22Ω 사이여야 한다고 밝힙니다. TI 앱노트 SLVA115A에 나오는 TPS76050은 2.2µF 출력 콘덴서에 ESR 0.1Ω에서 20Ω 범위를 요구합니다.

이유는 루프 보상입니다. 앱노트 AN-1148과 SLVA115A에 따르면 PNP나 PMOS 패스 소자를 쓰는 LDO는 출력 콘덴서 ESR이 만드는 제로로 위상을 보상합니다. ESR이 너무 낮으면 제로가 너무 높은 주파수로 가서 0dB 지점 전에 위상을 살리지 못하고, ESR이 너무 높으면 대역폭이 넓어져 고주파 극이 위상을 깎습니다. 앱노트의 예에서 10µF 콘덴서에 ESR 20Ω이면 제로는 800Hz이고, ESR 50mΩ이면 320kHz입니다.

반대 방향의 부품도 있습니다. AN-1148은 LP2985 같은 저ESR 전용 LDO의 안정 범위가 3mΩ에서 약 500mΩ까지라고 설명합니다. 그래서 부품 번호를 모르는 채 콘덴서 종류를 바꾸는 것은 양쪽으로 다 위험합니다. 저ESR 전용 LDO에 ESR이 높은 콘덴서를 달아도 범위를 벗어날 수 있습니다.

모델과 가정한 조건

LM1117 자체의 모델이 아니라 구조만 따온 단순 모델입니다. 입력 5V, 기준 전압 1.25V, 분압 저항 8.2kΩ과 5kΩ으로 직접 계산하면 출력은 3.3V입니다. 오차 증폭기 이득은 100배로 두었고, 오차 증폭기·구동단·패스단에 극을 하나씩 넣어 계산하면 각각 3.98kHz, 249kHz, 497kHz입니다. 패스 소자의 gm은 0.5A/V, 출력 저항은 200Ω으로 가정한 값이며, 큰 신호 해석에서는 전류를 0에서 1A 사이로 제한하고 입력 5V를 넘지 못하게 막았습니다.

이 극 위치는 ESR 안정 구간이 양쪽으로 드러나도록 제가 정한 값입니다. 그러므로 아래에서 보는 안정 구간의 경계는 특정 부품의 규격이 아닙니다. 읽을 것은 정확한 Ω 값이 아니라 ESR을 바꿀 때 파형이 움직이는 방향입니다.

직접 시뮬레이션: 10µF에서 ESR 5mΩ과 1Ω의 부하 계단 응답

맨 위 그래프입니다. 부하를 10mA에서 시작해 0.2ms에 100mA로 올렸고, 콘덴서는 10µF로 같으며 ESR만 다릅니다. 세라믹 쪽 5mΩ과 탄탈 쪽 1Ω은 대표값으로 가정한 값입니다.

시뮬레이션 결과 ESR 5mΩ에서는 계단이 끝나도 출력이 가라앉지 않고 약 24.2kHz로 흔들리며, 폭은 0.292V입니다. 그런데 같은 구간의 평균은 3.300V입니다. 평균만 보는 계측기로는 정상으로 보일 수 있는 이유가 이 숫자입니다.

시뮬레이션 결과 ESR 1Ω에서는 계단 순간에 3.209V까지 떨어졌다가 곧바로 3.294V에 자리를 잡고 더 흔들리지 않습니다. 순간 강하만 보면 ESR 1Ω 쪽이 0.0898V로 커 보여서 낮은 ESR이 좋다고 생각하기 쉽지만, 안정성은 반대입니다.

* LDO 3.3V macro model: load step 10mA to 100mA, 10uF output, ESR compared
Eaa eaa 0 VALUE={100*(1.25-V(fba))}
Reaa eaa ea 10k
Ceaa ea 0 4n
Eda dia 0 VALUE={V(ea)}
Rda dia da 10k
Cda da 0 64p
Eqa qia 0 VALUE={V(da)}
Rqa qia qa 10k
Cqa qa 0 32p
Roa oa 0 200
Rta oa fba 8.2k
Rba fba 0 5k
Gpa 0 oa VALUE={max(0,min(min(1,0.5*V(qa)),(5-V(oa))/0.3))}
Rla oa 0 330
Ila oa 0 PULSE(0 0.09 200u 1u 1u 10 20)
Rca oa ca 0.005
Ca ca 0 10u
Eab eab 0 VALUE={100*(1.25-V(fbb))}
Reab eab eb 10k
Ceab eb 0 4n
Edb dib 0 VALUE={V(eb)}
Rdb dib db 10k
Cdb db 0 64p
Eqb qib 0 VALUE={V(db)}
Rqb qib qb 10k
Cqb qb 0 32p
Rob ob 0 200
Rtb ob fbb 8.2k
Rbb fbb 0 5k
Gpb 0 ob VALUE={max(0,min(min(1,0.5*V(qb)),(5-V(ob))/0.3))}
Rlb ob 0 330
Ilb ob 0 PULSE(0 0.09 200u 1u 1u 10 20)
Rcb ob cb 1
Cb cb 0 10u
.tran 0.1u 3m
.meas tran ppa PP v(oa) from=2.5m to=3m
.meas tran avga AVG v(oa) from=2.5m to=3m
.meas tran vmna MIN v(oa) from=200u to=3m
.meas tran vmxa MAX v(oa) from=200u to=3m
.meas tran prea AVG v(oa) from=100u to=190u
.meas tran tpa TRIG v(oa) VAL=3.3 RISE=40 TARG v(oa) VAL=3.3 RISE=50
.meas tran ppb PP v(ob) from=2.5m to=3m
.meas tran avgb AVG v(ob) from=2.5m to=3m
.meas tran vmnb MIN v(ob) from=200u to=3m
.meas tran vmxb MAX v(ob) from=200u to=3m
.meas tran preb AVG v(ob) from=100u to=190u

• 3.3V인데 보드가 불안정할 때: 스코프를 AC 결합으로 놓고 출력 파형을 먼저 봅니다. 수십 kHz의 일정한 사인파가 부하와 함께 나타나면 콘덴서 ESR 쪽을 의심합니다.
• 최근에 콘덴서를 바꾼 보드라면: 원래 자리의 부품 종류와 교체한 부품을 비교합니다. 탄탈 자리에 세라믹이 있으면 그것부터 원래 종류로 돌려 봅니다.
• 파형 폭은 참고만: 이 모델의 폭은 패스 소자의 전류 제한과 비선형으로 결정되므로 실제 보드의 폭을 예측하는 숫자로 쓰지 않습니다.

모델의 한계도 적어 둡니다. 이상적인 부품 모델이라 실제 측정값과 다를 수 있습니다. 실제 LDO에서는 부하 전류에 따라 패스 소자의 극과 gm이 달라지는데, 이 모델은 그 값들을 고정했습니다.

ESR을 더 촘촘히 바꾸면 어디서 무너지나

직접 시뮬레이션: ESR 5mΩ부터 47Ω까지 위상 여유

같은 모델의 피드백 경로를 큰 L과 C로 끊고 AC 신호를 넣어 루프 이득을 구했습니다. 부하는 33Ω(약 100mA), 콘덴서는 10µF로 고정하고 ESR만 9가지로 바꿨습니다. 이득이 0dB가 되는 주파수에서의 위상을 위상 여유로 읽었고, 0° 아래면 스스로 발진하는 조건입니다.

시뮬레이션 결과 위상 여유는 ESR 1Ω에서 57.0°로 가장 높고, 5mΩ에서는 -3.6°, 22Ω에서는 -5.4°로 양쪽 끝이 모두 0° 아래로 내려갑니다. 앞의 과도 해석에서 ESR 5mΩ이 끝없이 흔들린 것이 이 표와 맞습니다.

여기서 눈여겨볼 것은 교차 주파수입니다. 시뮬레이션 결과 ESR이 0.1Ω 아래로 내려가면 교차 주파수는 34kHz대에서 거의 움직이지 않습니다. ESR 제로가 교차 지점보다 위로 올라가 아무 일도 하지 못하는 상태입니다. 반대로 3Ω 위로 올라가면 교차 주파수가 162.8kHz, 302.4kHz로 밀려 올라가 구동단과 패스단의 극에 닿습니다.

* Loop gain vs ESR, 10uF output, 100mA load
Vinj inj 0 DC 0 AC 1
Ea0 ea0 0 VALUE={100*(1.25-V(fbx0))}
Rea0 ea0 e0 10k
Cea0 e0 0 4n
Ed0 di0 0 VALUE={V(e0)}
Rd0 di0 d0 10k
Cd0 d0 0 64p
Eq0 qi0 0 VALUE={V(d0)}
Rq0 qi0 q0 10k
Cq0 q0 0 32p
Ro0 o0 0 200
Rt0 o0 fb0 8.2k
Rb0 fb0 0 5k
Gp0 0 o0 VALUE={0.5*V(q0)}
Rl0 o0 0 33
Rc0 o0 c0 0.005
C0 c0 0 10u
L0 fb0 fbx0 1G
Ci0 inj fbx0 1G
Ea1 ea1 0 VALUE={100*(1.25-V(fbx1))}
Rea1 ea1 e1 10k
Cea1 e1 0 4n
Ed1 di1 0 VALUE={V(e1)}
Rd1 di1 d1 10k
Cd1 d1 0 64p
Eq1 qi1 0 VALUE={V(d1)}
Rq1 qi1 q1 10k
Cq1 q1 0 32p
Ro1 o1 0 200
Rt1 o1 fb1 8.2k
Rb1 fb1 0 5k
Gp1 0 o1 VALUE={0.5*V(q1)}
Rl1 o1 0 33
Rc1 o1 c1 0.05
C1 c1 0 10u
L1 fb1 fbx1 1G
Ci1 inj fbx1 1G
Ea2 ea2 0 VALUE={100*(1.25-V(fbx2))}
Rea2 ea2 e2 10k
Cea2 e2 0 4n
Ed2 di2 0 VALUE={V(e2)}
Rd2 di2 d2 10k
Cd2 d2 0 64p
Eq2 qi2 0 VALUE={V(d2)}
Rq2 qi2 q2 10k
Cq2 q2 0 32p
Ro2 o2 0 200
Rt2 o2 fb2 8.2k
Rb2 fb2 0 5k
Gp2 0 o2 VALUE={0.5*V(q2)}
Rl2 o2 0 33
Rc2 o2 c2 0.1
C2 c2 0 10u
L2 fb2 fbx2 1G
Ci2 inj fbx2 1G
Ea3 ea3 0 VALUE={100*(1.25-V(fbx3))}
Rea3 ea3 e3 10k
Cea3 e3 0 4n
Ed3 di3 0 VALUE={V(e3)}
Rd3 di3 d3 10k
Cd3 d3 0 64p
Eq3 qi3 0 VALUE={V(d3)}
Rq3 qi3 q3 10k
Cq3 q3 0 32p
Ro3 o3 0 200
Rt3 o3 fb3 8.2k
Rb3 fb3 0 5k
Gp3 0 o3 VALUE={0.5*V(q3)}
Rl3 o3 0 33
Rc3 o3 c3 0.3
C3 c3 0 10u
L3 fb3 fbx3 1G
Ci3 inj fbx3 1G
Ea4 ea4 0 VALUE={100*(1.25-V(fbx4))}
Rea4 ea4 e4 10k
Cea4 e4 0 4n
Ed4 di4 0 VALUE={V(e4)}
Rd4 di4 d4 10k
Cd4 d4 0 64p
Eq4 qi4 0 VALUE={V(d4)}
Rq4 qi4 q4 10k
Cq4 q4 0 32p
Ro4 o4 0 200
Rt4 o4 fb4 8.2k
Rb4 fb4 0 5k
Gp4 0 o4 VALUE={0.5*V(q4)}
Rl4 o4 0 33
Rc4 o4 c4 1
C4 c4 0 10u
L4 fb4 fbx4 1G
Ci4 inj fbx4 1G
Ea5 ea5 0 VALUE={100*(1.25-V(fbx5))}
Rea5 ea5 e5 10k
Cea5 e5 0 4n
Ed5 di5 0 VALUE={V(e5)}
Rd5 di5 d5 10k
Cd5 d5 0 64p
Eq5 qi5 0 VALUE={V(d5)}
Rq5 qi5 q5 10k
Cq5 q5 0 32p
Ro5 o5 0 200
Rt5 o5 fb5 8.2k
Rb5 fb5 0 5k
Gp5 0 o5 VALUE={0.5*V(q5)}
Rl5 o5 0 33
Rc5 o5 c5 3
C5 c5 0 10u
L5 fb5 fbx5 1G
Ci5 inj fbx5 1G
Ea6 ea6 0 VALUE={100*(1.25-V(fbx6))}
Rea6 ea6 e6 10k
Cea6 e6 0 4n
Ed6 di6 0 VALUE={V(e6)}
Rd6 di6 d6 10k
Cd6 d6 0 64p
Eq6 qi6 0 VALUE={V(d6)}
Rq6 qi6 q6 10k
Cq6 q6 0 32p
Ro6 o6 0 200
Rt6 o6 fb6 8.2k
Rb6 fb6 0 5k
Gp6 0 o6 VALUE={0.5*V(q6)}
Rl6 o6 0 33
Rc6 o6 c6 10
C6 c6 0 10u
L6 fb6 fbx6 1G
Ci6 inj fbx6 1G
Ea7 ea7 0 VALUE={100*(1.25-V(fbx7))}
Rea7 ea7 e7 10k
Cea7 e7 0 4n
Ed7 di7 0 VALUE={V(e7)}
Rd7 di7 d7 10k
Cd7 d7 0 64p
Eq7 qi7 0 VALUE={V(d7)}
Rq7 qi7 q7 10k
Cq7 q7 0 32p
Ro7 o7 0 200
Rt7 o7 fb7 8.2k
Rb7 fb7 0 5k
Gp7 0 o7 VALUE={0.5*V(q7)}
Rl7 o7 0 33
Rc7 o7 c7 22
C7 c7 0 10u
L7 fb7 fbx7 1G
Ci7 inj fbx7 1G
Ea8 ea8 0 VALUE={100*(1.25-V(fbx8))}
Rea8 ea8 e8 10k
Cea8 e8 0 4n
Ed8 di8 0 VALUE={V(e8)}
Rd8 di8 d8 10k
Cd8 d8 0 64p
Eq8 qi8 0 VALUE={V(d8)}
Rq8 qi8 q8 10k
Cq8 q8 0 32p
Ro8 o8 0 200
Rt8 o8 fb8 8.2k
Rb8 fb8 0 5k
Gp8 0 o8 VALUE={0.5*V(q8)}
Rl8 o8 0 33
Rc8 o8 c8 47
C8 c8 0 10u
L8 fb8 fbx8 1G
Ci8 inj fbx8 1G
.save all
.ac dec 40 10 10Meg
.meas ac fc0 WHEN vm(fb0)=1 FALL=LAST
.meas ac pm0 FIND vp(fb0) WHEN vm(fb0)=1 FALL=LAST
.meas ac fc1 WHEN vm(fb1)=1 FALL=LAST
.meas ac pm1 FIND vp(fb1) WHEN vm(fb1)=1 FALL=LAST
.meas ac fc2 WHEN vm(fb2)=1 FALL=LAST
.meas ac pm2 FIND vp(fb2) WHEN vm(fb2)=1 FALL=LAST
.meas ac fc3 WHEN vm(fb3)=1 FALL=LAST
.meas ac pm3 FIND vp(fb3) WHEN vm(fb3)=1 FALL=LAST
.meas ac fc4 WHEN vm(fb4)=1 FALL=LAST
.meas ac pm4 FIND vp(fb4) WHEN vm(fb4)=1 FALL=LAST
.meas ac fc5 WHEN vm(fb5)=1 FALL=LAST
.meas ac pm5 FIND vp(fb5) WHEN vm(fb5)=1 FALL=LAST
.meas ac fc6 WHEN vm(fb6)=1 FALL=LAST
.meas ac pm6 FIND vp(fb6) WHEN vm(fb6)=1 FALL=LAST
.meas ac fc7 WHEN vm(fb7)=1 FALL=LAST
.meas ac pm7 FIND vp(fb7) WHEN vm(fb7)=1 FALL=LAST
.meas ac fc8 WHEN vm(fb8)=1 FALL=LAST
.meas ac pm8 FIND vp(fb8) WHEN vm(fb8)=1 FALL=LAST

• 콘덴서 종류를 바꿀 때: 표의 ESR 값을 그대로 쓰지 말고 해당 LDO 데이터시트의 ESR 범위와 비교합니다.
• 범위 끝에 걸린 부품: 위상 여유가 0° 위라도 작으면 부하 변화 뒤 링잉이 오래갈 수 있습니다. 부하를 바꿔 파형으로 확인합니다.

이 표는 100mA 한 조건입니다. 실제 부품의 ESR 범위는 부하 전류에 따라 달라지는데(SLVA115A의 ESR 대 출력 전류 곡선), 이 시뮬레이션은 그 변화를 담지 않았습니다.

계산기로 먼저 가늠하기

직접 계산: ESR 제로 주파수와 계단 전압 변화

공식은 두 개입니다. ESR 제로 주파수는 f = 1 / (2π × ESR × C)이고, 계단 전압 변화는 ΔV = ΔI × ESR입니다. C는 10µF, ΔI는 앞의 시뮬레이션과 같은 90mA로 넣었습니다. 시뮬레이션 없이 계산기만으로 ESR이 어느 쪽으로 벗어났는지 가늠하는 용도입니다.

직접 계산하면 ESR 1Ω에 90mA 계단은 90mV입니다. 시뮬레이션 결과의 순간 강하 0.0898V와 거의 같으므로, 계단 순간의 전압 변화는 사실상 ESR이 정한다고 봐도 이 조건에서는 맞습니다. 이 관계를 거꾸로 쓰면 현장에서 ESR을 어림할 수 있습니다. 부하 전류 변화를 알 때 순간 강하를 전류 변화로 나누면 됩니다.

직접 계산하면 ESR 22Ω에서는 90mA 계단만으로 1980mV가 움직입니다. 안정 범위 안이라도 ESR이 큰 콘덴서는 부하 변화가 그대로 전압 변화로 나타납니다. 데이터시트 범위 안이라는 말이 전압 품질까지 보장한다는 뜻은 아닙니다.

• ESR을 쟀을 때: 데이터시트 범위와 먼저 비교합니다. 범위가 없는 부품이면 교체 전 원래 콘덴서 종류를 기준으로 삼습니다.
• 순간 강하가 예상보다 클 때: 부하 전류 변화로 나눠 ESR을 어림한 뒤 콘덴서와 납땜 상태를 확인합니다.
• ESR 미터의 숫자만으로 끝내지 않기: 앱노트 SLVA115A는 ESR이 주파수에 따라 변한다고 설명합니다. 측정 주파수를 함께 적어 두고, 교체 뒤에는 파형으로 확인합니다.

이 표의 한계는 콘덴서를 이상적인 C와 R로만 본 점입니다. 실제 콘덴서의 ESR은 주파수와 온도에 따라 변합니다. 부하 계단도 순간적이라고 가정했고, 실제 부하의 상승 시간이 길면 스코프에 보이는 강하는 표보다 작을 수 있습니다.

ESR이 너무 높을 때의 파형은 다르게 생겼습니다

직접 시뮬레이션: ESR 47Ω에서 발진을 확대한 파형

위 그래프는 ESR을 47Ω으로 극단적으로 올리고 2ms 시점부터 20µs만 확대한 것입니다. 앞의 조건과 같은 모델이고 부하도 100mA입니다. SLVA115A는 ESR이 2Ω을 넘는 콘덴서가 드물다고 설명하므로, 47Ω은 정상 부품이 아니라 불량의 끝 지점을 본다고 생각하면 됩니다.

시뮬레이션 결과 출력 핀은 4.95V와 -0.69V 사이를 오가고, 주파수는 약 325.8kHz입니다. ESR 5mΩ의 약 24.2kHz보다 훨씬 빠릅니다. 발진 주파수가 낮으면 저ESR 쪽, 높으면 고ESR 쪽을 먼저 의심하는 근거로 쓸 수 있습니다. 다만 두 값은 이 모델의 극 위치에서 나온 값이라, 실제 부품에서는 숫자가 다를 수 있고 방향만 참고합니다.

시뮬레이션 결과 콘덴서 내부 노드는 평균 3.29V로 거의 움직이지 않습니다. 콘덴서가 전하를 갖고 있어도 ESR이 가로막아 출력 핀을 붙잡지 못한다는 뜻입니다. 이 모델의 부하는 이상적인 전류원이라 -0.69V까지 내려가는데, 실제 보드에서는 부하와 보호 다이오드 때문에 이렇게까지 내려가지 않을 수 있습니다.

* Same model, ESR 47ohm: zoom on steady oscillation after the load step
Eac eac 0 VALUE={100*(1.25-V(fbc))}
Reac eac ec 10k
Ceac ec 0 4n
Edc dic 0 VALUE={V(ec)}
Rdc dic dc 10k
Cdc dc 0 64p
Eqc qic 0 VALUE={V(dc)}
Rqc qic qc 10k
Cqc qc 0 32p
Roc oc 0 200
Rtc oc fbc 8.2k
Rbc fbc 0 5k
Gpc 0 oc VALUE={max(0,min(min(1,0.5*V(qc)),(5-V(oc))/0.3))}
Rlc oc 0 330
Ilc oc 0 PULSE(0 0.09 200u 1u 1u 10 20)
Rcc oc cc 47
Cc cc 0 10u
.tran 0.005u 2.02m 2m
.meas tran ppc PP v(oc) from=2m to=2.02m
.meas tran vmnc MIN v(oc) from=2m to=2.02m
.meas tran vmxc MAX v(oc) from=2m to=2.02m
.meas tran tpc TRIG v(oc) VAL=3.3 RISE=1 TARG v(oc) VAL=3.3 RISE=5
.meas tran vcc AVG v(cc) from=2m to=2.02m

• 수백 kHz 발진이 보일 때: 콘덴서 자체뿐 아니라 납땜과 패턴의 저항 증가도 함께 확인합니다.
• 프로브 위치 비교: 콘덴서 패드와 LDO 출력 핀에서 파형이 크게 다르면 그 사이의 저항 증가를 의심해 볼 만합니다.

용량이 줄었을 때와 세라믹을 병렬로 더했을 때

현장에서는 ESR만 변하지 않습니다. 콘덴서가 말라 용량도 함께 떨어지기도 하고, 보드에는 LDO 출력 뒤로 세라믹 바이패스가 여러 개 달려 있기도 합니다. 그래서 같은 모델에서 이 두 조건을 따로 돌렸습니다.

직접 시뮬레이션: 용량 감소와 세라믹 병렬의 위상 여유

시뮬레이션 결과 ESR이 1Ω 그대로여도 용량이 1µF로 줄면 위상 여유가 57.0°에서 3.0°로 떨어집니다. ESR 값만 재서 정상이라고 판단하면 놓칠 수 있는 경우입니다. 용량과 ESR을 함께 재야 하는 이유입니다.

시뮬레이션 결과 세라믹을 병렬로 더하면 위상 여유가 1µF에서 39.5°, 10µF에서 16.6°로 내려갑니다. 세라믹이 콘덴서의 ESR을 고주파에서 우회하기 때문에, ESR이 낮아진 것과 비슷한 방향으로 움직입니다. 노이즈를 잡겠다고 LDO 출력 바로 옆에 세라믹을 많이 덧대면 오히려 안정성이 떨어질 수 있으니, 바이패스를 추가하는 수리에서는 추가 전후의 파형을 봐야 합니다.

* Loop gain: capacitance loss and added ceramic
Vinj inj 0 DC 0 AC 1
Ean ean 0 VALUE={100*(1.25-V(fbxn))}
Rean ean en 10k
Cean en 0 4n
Edn din 0 VALUE={V(en)}
Rdn din dn 10k
Cdn dn 0 64p
Eqn qin 0 VALUE={V(dn)}
Rqn qin qn 10k
Cqn qn 0 32p
Ron on 0 200
Rtn on fbn 8.2k
Rbn fbn 0 5k
Gpn 0 on VALUE={0.5*V(qn)}
Rln on 0 33
Rcn on cn 1
Cn cn 0 10u
Ln fbn fbxn 1G
Cin inj fbxn 1G
Ead ead 0 VALUE={100*(1.25-V(fbxd))}
Read ead ed 10k
Cead ed 0 4n
Edd did 0 VALUE={V(ed)}
Rdd did dd 10k
Cdd dd 0 64p
Eqd qid 0 VALUE={V(dd)}
Rqd qid qd 10k
Cqd qd 0 32p
Rod od 0 200
Rtd od fbd 8.2k
Rbd fbd 0 5k
Gpd 0 od VALUE={0.5*V(qd)}
Rld od 0 33
Rcd od cd 1
Cd cd 0 1u
Ld fbd fbxd 1G
Cid inj fbxd 1G
Eah eah 0 VALUE={100*(1.25-V(fbxh))}
Reah eah eh 10k
Ceah eh 0 4n
Edh dih 0 VALUE={V(eh)}
Rdh dih dh 10k
Cdh dh 0 64p
Eqh qih 0 VALUE={V(dh)}
Rqh qih qh 10k
Cqh qh 0 32p
Roh oh 0 200
Rth oh fbh 8.2k
Rbh fbh 0 5k
Gph 0 oh VALUE={0.5*V(qh)}
Rlh oh 0 33
Rch oh ch 10
Ch ch 0 1u
Lh fbh fbxh 1G
Cih inj fbxh 1G
Eap eap 0 VALUE={100*(1.25-V(fbxp))}
Reap eap ep 10k
Ceap ep 0 4n
Edp dip 0 VALUE={V(ep)}
Rdp dip dp 10k
Cdp dp 0 64p
Eqp qip 0 VALUE={V(dp)}
Rqp qip qp 10k
Cqp qp 0 32p
Rop op 0 200
Rtp op fbp 8.2k
Rbp fbp 0 5k
Gpp 0 op VALUE={0.5*V(qp)}
Rlp op 0 33
Rcp op cp 1
Cp cp 0 10u
Cxp op 0 1u
Lp fbp fbxp 1G
Cip inj fbxp 1G
Eaq eaq 0 VALUE={100*(1.25-V(fbxq))}
Reaq eaq eq 10k
Ceaq eq 0 4n
Edq diq 0 VALUE={V(eq)}
Rdq diq dq 10k
Cdq dq 0 64p
Eqq qiq 0 VALUE={V(dq)}
Rqq qiq qq 10k
Cqq qq 0 32p
Roq oq 0 200
Rtq oq fbq 8.2k
Rbq fbq 0 5k
Gpq 0 oq VALUE={0.5*V(qq)}
Rlq oq 0 33
Rcq oq cq 1
Cq cq 0 10u
Cxq oq 0 10u
Lq fbq fbxq 1G
Ciq inj fbxq 1G
.save all
.ac dec 40 10 10Meg
.meas ac fcn WHEN vm(fbn)=1 FALL=LAST
.meas ac pmn FIND vp(fbn) WHEN vm(fbn)=1 FALL=LAST
.meas ac fcd WHEN vm(fbd)=1 FALL=LAST
.meas ac pmd FIND vp(fbd) WHEN vm(fbd)=1 FALL=LAST
.meas ac fch WHEN vm(fbh)=1 FALL=LAST
.meas ac pmh FIND vp(fbh) WHEN vm(fbh)=1 FALL=LAST
.meas ac fcp WHEN vm(fbp)=1 FALL=LAST
.meas ac pmp FIND vp(fbp) WHEN vm(fbp)=1 FALL=LAST
.meas ac fcq WHEN vm(fbq)=1 FALL=LAST
.meas ac pmq FIND vp(fbq) WHEN vm(fbq)=1 FALL=LAST

• ESR이 정상인데 불안정할 때: 용량을 따로 재서 규격과 비교합니다.
• 세라믹을 추가한 직후 불안정해졌을 때: 추가한 부품을 다시 떼어 파형이 돌아오는지 봅니다.

이 모델은 세라믹을 LDO 출력 핀에 바로 붙였습니다. 실제 보드에서는 배선 저항과 인덕턴스가 끼어 있어서 멀리 있는 세라믹의 영향은 표보다 약할 수 있습니다. 콘덴서 종류에 따라 리플과 강하가 어떻게 달라지는지는 폴리머와 전해 콘덴서를 VRM에서 비교한 글에서도 다뤘는데, 그 글은 스위칭 전원이고 이 글은 선형 레귤레이터의 루프 안정성이라 판단 기준이 다릅니다.

현장에서 원인을 가르는 측정 순서

• 1. 전원을 끄고 외관과 납땜부터: 콘덴서 종류, 극성, 들뜬 납을 봅니다. 어댑터와 배터리를 분리하고 입력 쪽 콘덴서의 잔류 전압을 뺀 뒤 작업합니다.
• 2. 스코프로 출력 파형 확인: AC 결합으로 LDO 출력 콘덴서 바로 옆에서 잽니다. 접지선을 짧게 합니다.
• 3. 부하를 바꿔 봅니다: 대기 때와 부하가 걸릴 때를 비교합니다. 부하에 따라 발진이 생기거나 사라지면 루프 쪽 문제일 수 있습니다.
• 4. 발진 주파수를 읽습니다: 수십 kHz면 저ESR 쪽, 수백 kHz면 고ESR 쪽을 먼저 의심합니다. 모델에서 나온 방향이므로 단정하지 않습니다.
• 5. 콘덴서를 떼어 재거나 대어 봅니다: 데이터시트 범위 안의 콘덴서를 임시로 병렬로 대거나 교체한 뒤 파형이 달라지는지 확인합니다.

접지 집게가 만드는 가짜 링잉을 발진으로 착각하기 쉽습니다. 이 부분은 오실로스코프 사용법 글에 시뮬레이션해 두었으니, 판단 전에 프로브부터 확인합니다.

교체할 때 고르는 기준

첫 번째 선택은 원래 부품과 같은 종류, 같은 용량입니다. 데이터시트가 탄탈을 지정했다면 탄탈로 돌아가는 것이 간단합니다. 탄탈은 극성을 지켜야 하고 단락되면 레일을 잡아먹을 수 있으니, 정격 전압과 극성 표시는 탄탈 커패시터 글을 참고해 확인합니다. 배터리가 연결된 보드에서는 단락 사고가 커질 수 있으므로 반드시 전원을 분리한 상태에서 교체합니다.

세라믹만 손에 있다면 세라믹에 작은 직렬 저항을 더해 ESR을 만드는 방법이 있습니다. 세라믹 ESR을 무시하면 회로로는 ESR 1Ω 콘덴서와 거의 같은 구성이라, 시뮬레이션 결과 위상 여유 57.0°인 조건에 가깝습니다. 다만 저항 납땜부의 신뢰성과 실제 세라믹의 용량 변화는 이 모델에 없으니, 임시 확인이나 원인 판별 용도로 쓰고 교체 후 파형을 반드시 확인합니다.

부품 번호를 알 수 없고 원래 콘덴서도 없어졌다면, 같은 보드에서 같은 부품을 쓰는 다른 레일을 살펴봅니다. 그것도 어렵다면 데이터시트를 찾을 때까지 값을 정하지 않는 편이 낫습니다. 이 글의 안정 구간을 그 부품의 규격처럼 쓰면 안 됩니다.